



# Układ cyfrowy




# Synteza strukturalna układów cyfrowych



**Składamy układ  
z bloków funkcjonalnych**


# Edytor graficzny



I  
T  
P  
W

ZPT

# Bloki funkcjonalne



$X, (Y)$  – wejścia (wyjścia) sygnałów reprezentujących dane wejściowe i wyjściowe

$S$  – wejścia sterujące,

$P$  – wyjścia predykatowe,

$clk$  – wejście zegarowe

**Bloki funkcjonalne stanowią wyposażenie bibliotek komputerowych systemów projektowania**

# System MAX+PLUSII...

...jest wyposażony w dwie biblioteki komponentów:

- a) bibliotekę tzw. makrofunkcji
- b) bibliotekę megafunkcji (moduły LPM)

**Library of Parameterized Modules (LPM)**

# Makrofunkcje

## Macrofunctions:

Adders  
Latches  
Arithmetic Logic Units  
Buffers  
Multiplexers  
Comparators  
Converters  
Counters  
Registers  
Shift Registers  
Multipliers

Były kiedyś produkowane jako  
bloki funkcjonalne serii 74xx

# Macrofunctions

## Multiplexers

21mux	2-Line-to-1-Line Multiplexer
161mux	16-Line-to-1-Line Multiplexer
2X8mux	2-Line-to-1-Line Multiplexer for 8-Bit Buses
74151b	8-Line-to-1-Line Multiplexer
74153	Dual 4-Line-to-1-Line Multiplexer
74157	Quad 2-Line-to-1-Line Multiplexer
74258	Quad 2-Line-to-1-Line Multiplexers with Inverting Tri-State Outputs
74352	Dual 4-Line-to-1-Line Data Selector/Multiplexer with Inverting Outputs
74354	8-Line-to-1-Line Data Selector/Multiplexer/Register with Tri-State Outputs

# Macrofunctions

## Registers

- 7491 Serial-In Serial-Out Shift Register
- 7494 4-Bit Shift Register with Asynchronous Preset and Clear
- 7495 4-Bit Parallel-Access Shift Register
- 7496 5-Bit Shift Register
- 7499 4-Bit Shift Register with /JK Serial Inputs and Parallel Outputs
- 74164 Serial-In Parallel-Out Shift Register
  
- 74194 4-Bit Bidirectional Shift Register with Parallel Load
  
- 74295 4-Bit Right-Shift Left-Shift Register with Tri-State Outputs
- 74299 8-Bit Universal Shift/Storage Register
  
- 74674 16-Bit Shift Register



# Macrofunctions

## Counters

- 7490 Decade or Binary Counter with Clear and Set-to-9
- 7492 Divide-by-12 Counter
- 7493 4-Bit Binary Counter
  
- 74160 4-Bit Decade Counter with Synchronous Load and Asynchronous Clear
- 74161 4-Bit Binary Up Counter with Synchronous Load and Asynchronous Clear
- 74162 4-Bit Decade Up Counter with Synchronous Load and Synchronous Clear
- 74163 4-Bit Binary Up Counter with Synchronous Load and Synchronous Clear
  
- 74190 4-Bit Decade Up/Down Counter with Asynchronous Load
  
- 74192 4-Bit Decade Up/Down Counter with Asynchronous Clear
- 74193 4-Bit Binary Up/Down Counter with Asynchronous Clear
  
- 74294 Programmable Frequency Divider/Digital Timer

I  
T  
P  
W

ZPT

## Konsekwencje wprowadzenia makrofunkcji

**Struktury makrofunkcji nie są odpowiednie do technologii układów programowalnych a ich odwzorowanie technologiczne na komórki aktualnie produkowanych układów FPGA nie prowadzi do optymalnego wykorzystania zasobów sprzętowych**



# Megafunkcje


System MAX + plus II jest wyposażony w moduły LPM  
(Library of Parameterized Modules)

**Moduły LPM są parametryzowane: użytkownik może ustalić np. wielkość MUX, liczbę bitów argumentów sumatora lub niektóre mikrooperacje.**

# Megafunctions/LPM

## Gates

lpm\_and  
lpm\_inv  
lpm\_bustri  
lpm\_clshift  
lpm\_constant  
lpm\_decode  
lpm\_mux  
lpm\_or  
lpm\_xor



MUX:74151  
74153  
74157

## Arithmetic Components

lpm\_compare  
lpm\_counter  
lpm\_add\_sub  
lpm\_mult

## Storage Components

lpm\_latch  
lpm\_shiftreg  
lpm\_ram\_dp  
lpm\_ram\_io  
lpm\_ff  
lpm\_rom  
lpm\_fifo

# Konfiguracja modułu LPM

Konfiguracja i wyposażenie jest definiowana parametrami

Moduł sumator/układ odejmujący: *lpm\_add\_sub*


a) LPM\_WIDTH

b) LPM\_CONFIGURATION


a) określa liczbę bitów sumatora

b) określa operację: liczby ze znakiem (signed) lub  
liczby bez znaku (unsigned)


# Sumator w strukturze LPM



# Najważniejsze bloki funkcjonalne



# Multiplexery, demultiplexery



$$y = e \sum_{k=0}^{N-1} P_k(A) d_k$$

$$y_k = e P_k(A) d$$

$$k = L(A),$$

$P_k$  – pełny iloczyn



# Multipleksery

$$y = e \sum_{k=0}^{N-1} P_k(A) d_k$$

gdzie  $P_k(A)$  oznacza pełny iloczyn zmiennych  $a_{n-1}, \dots, a_0$ , prostych lub zanegowanych, zgodnie z reprezentacją binarną liczby  $k$ .

Dla  $n = 1$  (MUX 2 : 1):

$$y = \bar{a}d_0 + ad_1$$


dla  $n = 2$  (MUX 4 : 1):

$$y = \bar{a}_1\bar{a}_0d_0 + \bar{a}_1a_0d_1 + a_1\bar{a}_0d_2 + a_1a_0d_3$$

dla  $n = 3$  (MUX 8 : 1):


$$y = \bar{a}_2\bar{a}_1\bar{a}_0d_0 + \bar{a}_2\bar{a}_1a_0d_1 + \bar{a}_2a_1\bar{a}_0d_2 + \bar{a}_2a_1a_0d_3 + a_2\bar{a}_1\bar{a}_0d_4 + a_2\bar{a}_1a_0d_5 + a_2a_1\bar{a}_0d_6 + a_2a_1a_0d_7$$

# Multiplexer




$$y = \bar{a}_1\bar{a}_0d_0 + \bar{a}_1a_0d_1 + a_1\bar{a}_0d_2 + a_1a_0d_3$$

# Demultiplexer




# Dekoder



# Multiplexery, demultiplexery

## Multiplexer


$$y = \bar{a}_1\bar{a}_0d_0 + \bar{a}_1a_0d_1 + a_1\bar{a}_0d_2 + a_1a_0d_3$$




## Demultiplexer

$$y_0 = \bar{a}_1\bar{a}_0d \quad y_1 = \bar{a}_1a_0d$$



$$y_2 = a_1\bar{a}_0d \quad y_3 = a_1a_0d$$




# Multipleksery kaskadowe




# Multipleksery grupowe



# Bloki komutacyjne





Multiplexer służy do wybierania jednego z wielu słów wejściowych i przesyłania go na wyjście. Na wyjściu Y pojawia się słowo wejściowe wskazane adresem A (wg naturalnego kodu binarnego).




Demultiplexer służy do przesyłania słowa X wejściowego na jedno z wielu wyjść; numer tego wyjścia jest równy aktualnej wartości adresu.



# Bloki komutacyjne






# Magistrala (realizacja z multiplekserami)




# Magistrale (szyny)


Budowane z elementów trójstanowych



$e$	$x$	$f$
0	0	Z
0	1	Z
1	0	0
1	1	1




# Magistrala (realizacja z buforami)



# Sumatory

**Sumator – podstawowy  
BF powszechnie  
stosowany w technice  
DSP**


Inne układy  
arytmetyczne:  
układy odejmowania  
układy mnożące  
układy dzielenia



**...są budowane z sumatorów**

# Sumator kaskadowy


*Ripple carry adder*



$$s_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = x_i y_i \vee c_i (x_i \oplus y_i)$$


# Sumator (Full adder)



$$S_i = x_i \oplus y_i \oplus C_i$$

$$C_{i+1} = x_i y_i \vee C_i (x_i \oplus y_i)$$


## adder - wady



Bardzo długa - liniowo zależna od wielkości sumatora

**Dla większości zastosowań sumator kaskadowy jest zbyt wolny**





**Znacznie lepszy jest sumator  
z antycypacją przeniesień,**

w którym wszystkie przeniesienia są  
wytwarzane jednocześnie na  
podstawie bitów sumowanych  
składników.

# Sumator z antycypacją przeniesień

$$c_{i+1} = x_i y_i \vee c_i (x_i \vee y_i)$$

$$g_i = x_i y_i$$

$$p_i = x_i \vee y_i$$

Wtedy:

$$c_{i+1} = g_i \vee p_i c_i$$

$$s_i = c_i \oplus (p_i \bar{g}_i)$$

$$s_i = x_i \oplus y_i \oplus c_i$$

# Sumator z antycypacją przeniesień

$$c_{i+1} = g_i \vee p_i c_i$$

$$c_0$$

$$c_1 = g_0 \vee p_0 c_0$$

$$c_1 = g_0 \vee p_0 c_0$$

$$c_2 = g_1 \vee p_1 c_1 = g_1 \vee p_1 (g_0 \vee p_0 c_0)$$

$$c_2 = g_1 \vee p_1 g_0 \vee p_1 p_0 c_0 \quad (\text{funkcja 5 arg.})$$


$$c_3 = g_2 \vee p_2 g_1 \vee p_2 p_1 g_0 \vee p_2 p_1 p_0 c_0$$

$$c_4 = g_3 \vee p_3 g_2 \vee p_3 p_2 g_1 \vee p_3 p_2 p_1 g_0 \vee p_3 p_2 p_1 p_0 c_0$$

# Sumator z antycypacją przeniesień


$$c_2 = g_1 \vee p_1g_0 \vee p_1p_0c_0$$

Wszystkie przeniesienia są wytwarzane jednocześnie na podstawie bitów sumowanych składników!




# Sumatory z antycypacją przeniesień...

...można łączyć szeregowo



# Hierarchiczny sumator z antycypacją przeniesień




# Sumator/układ odejmujący


$$\mathbf{A}_{U2} = (a_{n-1}, \dots, a_j, \dots, a_0)$$

## Kod U2

$$A_D = L(A_{U2}) = -a_{n-1} \cdot 2^{n-1} + \sum_{j=0}^{n-2} a_j 2^j$$




# Sumator/układ odejmujący






# Komparator



# Komparator



$$A = a_3a_2a_1a_0 \quad B = b_3b_2b_1b_0 \quad i_k = \overline{a_k \oplus b_k}$$


$$A \text{ eq } B = i_3i_2i_1i_0$$

$$A < B = \overline{A \text{ eq } B + A \text{ gt } B}$$

$$A > B = a_3\bar{b}_3 + i_3a_2\bar{b}_2 + i_3i_2a_1\bar{b}_1 + i_3i_2i_1a_0\bar{b}_0$$

$$a_k \neq b_k \Rightarrow \begin{aligned} &A < B, \text{ gdy } a_k = 0, b_k = 1 \\ &A > B, \text{ gdy } a_k = 1, b_k = 0 \end{aligned}$$

# Komparator




# Sekwencyjne bloki funkcjonalne

Y := X  
Y := Y

LOAD  
HOLD


Rejestry



Y := SHR( $x_p$ , Y)  
Y := SHL(Y,  $x_l$ )

Liczniki


Y := <0...0> RESET  
(CLEAR)




Y := Y + 1 = INC(Y)  
Y := Y - 1 = DEC(Y)

# Prosty rejestr

Rejestr zbudowany z przerzutników  
– ładowanie (load) i pamiętanie





# Rejestr przesuwający




WE	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>	Q <sub>4</sub>
0	0	0	0	0
1	1	0	0	0
0	0	1	0	0
0	0	0	1	0
0	0	0	0	1
0	0	0	0	0

# Rejestr przesuwający




# Rejestr przesuwający z wpisem równoległym







# Rejestr przesuwający z wpisem równoległym



# Mikrooperacje licznika



# Przykład licznika z wejściem Enable



A \ E	0	1
A <sub>0</sub>	A <sub>0</sub>	A <sub>1</sub>
A <sub>1</sub>	A <sub>1</sub>	A <sub>2</sub>
A <sub>2</sub>	A <sub>2</sub>	A <sub>3</sub>
A <sub>3</sub>	A <sub>3</sub>	A <sub>4</sub>
A <sub>4</sub>	A	A <sub>5</sub>
	⋮	
A <sub>14</sub>	A <sub>14</sub>	A <sub>15</sub>
A <sub>15</sub>	A <sub>15</sub>	A <sub>0</sub>



$$T_0 = E$$

$$T_1 = EQ_0$$


$$T_2 = EQ_0Q_1 = T_1Q_1$$

$$T_3 = EQ_0Q_1Q_2 = T_2Q_2$$


# Licznik w górę




# Licznik z przerzutnikami D



# Licznik z wpisywaniem równoległym




# Pamięci typu ROM



ROM – uniwersalny układ kombinacyjny

# Pamięci typu ROM





# Pamięci typu ROM

(struktura)

